Keep up the great work !!
Pretty good all round. It does an extra something to make it excel. A component editor would be nice something like the one on LTspice. Needs scrolling sliders to compliment the method of scrolling the 'paper' Also a zoom in, out, selected and limits buttons.
Creating subblocks in designs and inserting variable width logical functions would be cool. Great app =)
Cedar Logic Simulator is very good for basic usages. However, I lack the ability to create hierarchical designs. Also, the missionary statement in the help files lower the professionalism of this software and may be considered provocative by some users.
Presentation on theme: 'DASAR DIGITAL & SIMULATOR XILINX Minggu 2 & 3. Gerbang-gerbang digital AND ABY 000 010 100 111 OR ABY 000 011 101 111 NOT AY 01 10.'— Presentation transcript:
- Home » simulasi, Video Tutorial » Simulasi Gerbang Logika Dasar (NOT, OR dan AND) Simulasi Gerbang Logika Dasar (NOT, OR dan AND) Rokhmad Astika Triprasetia, S.Pd.
- “Kondisi impedansi tinggi pada suatu titik (point) menunjukkan titik yang bersangkutan diisolasi dari rangkaian lain, sehingga tidak ada logika yang akan mempengaruhi titik tersebut gerbang dan rangkaian logika juga dapat diimplementasikan dalam bentuk rangkaian dioda, transistor, ataupun rangkaian terpadu yang disebut integrated circuit (IC).
1 DASAR DIGITAL & SIMULATOR XILINX Minggu 2 & 3
Yukk Coba Tes Simulasi Gerbang Logika Dasar! Saya disini akan mejelaskan simulasi tentang gerbang logika dasar tetapi hanya beberapa saja yang akan saya jelaskan, yaitu: Gerbang AND, Gerbang OR, Gerbang XOR, Gerbang NOT. Test on Winbreadboard Software.
2 Gerbang-gerbang digital AND ABY 000 010 100 111 OR ABY 000 011 101 111 NOT AY 01 10
3 NAND ABY 001 011 101 110 NOR ABY 001 010 100 110 XOR ABY 000 011 101 110 XNOR ABY 001 010 100 111
4 Rangkaian terintegrasi Half adder Half adder dengan 4 gerbang Half adder dengan 2 gerbangn logika Tabel kebenaran half adder InputOutput ABSC 0000 0110 1010 1101 Ket : S = Sum, hasil jumlah C = Carry, sisa hasil jumlah
5 Full adder Tabel kebenaran full adder Input Output ABCCS 00000 00101 01001 01110 10001 10110 11010 11111
6 Half adder dari 2 rangkaian
7 SIMULATOR XILINX Perancangan rangkaian digital : State diagram Hardware Description language (HDL) ABEL & VHDL Schematic Editor Dipelajari : mulai projek baru menggambarkan skematik rangkaian digital simulasi rangkaian
8 Mulai projek : Klik ikon projek manager sehingga bisa masuk ke Xilinx Projek manager.
9 Disain rangkaian digital File New Project
Contoh Rangkaian Gerbang Logika
10 Schematic Editor Klik Schematic editor untuk memulai menggambar rangkaian
11 Gambar rangkaian : Options Create Netlist Options integrity test Simulasi
12 Signal Add Signals Signal Add Stimulators
13 View Main toolbox Hasil simulasi gerbang AND
Materi Gerbang Logika
14 Tugas : Simulasikan gerbang digital dasar!